半导体初创公司 Architect Labs 近日披露其 AI 加速器 Redwood：据公司称，这款芯片从一份由两名人类架构师写出的规格出发，到完成设计、验证并部署到 FPGA，仅用了不到两周——中间的性能模型、RTL、验证环境、形式化证明、固件、驱动与计算内核全部由 AI 系统自动生成，未使用任何既有加速器 IP。
事件内容
- 端到端自动设计。Architect Labs 基于自研平台 ALP（Architect Labs Platform），把架构定义、RTL 开发、验证、软件栈开发统一到一个以高层规格为”单一事实来源”的优化回路里；每个架构迭代可在 48 小时内重新生成、重新验证并重新部署到 FPGA。
- Redwood 的硬指标。面向单批次、低功耗、低延迟推理，采用 RISC-V 控制核 + INT8 矩阵乘引擎 + SIMD 向量单元的 tile 网格互连架构，每 tile 含 512KB 本地内存；公司称每个 block 到 SoC 级均达到至少 95% 的代码与功能覆盖率（使用商用 EDA、自有形式化引擎与硬件在环验证）。
- 软硬协同前置。AI 系统在硬件架构落地前就同步生成固件、内核与性能模型，让软件含义在写入 RTL 前就能反哺架构决策，缩短”架构—硬件—软件”的串行链条。
为什么值得关注
- AI 设计 AI 硬件，正在挑战芯片研发范式。传统加速器开发动辄数年，而 AI 模型与工作负载的演进以月计；Architect Labs 的”两周闭环”若能复现，意味着专用 AI 芯片可针对具体模型架构、延迟、内存与功耗约束快速生成最优实现，而非押注通用加速器——这比单纯”AI 生成 RTL”更本质。
- 自动化架构探索释放设计红利。公司称其 AI 系统在数天内探索了 Redwood SIMD 引擎的性能/面积/时序/覆盖率空间，生成并验证了显著差异的微架构；当人类团队规模不再是探索并行的上限，专用芯片的成本与迭代速度有望被重写。
- 与”AI 造芯”主线呼应但角度全新。本记忆已覆盖 OpenAI 自研 Jalapeño（Post370）、阿里/平头哥自研芯片（本批另一条），但那些是”大厂亲自下场做芯片”；Architect Labs 代表的是”用 AI 把造芯这件事本身自动化”的工具层范式，此前从未涉及，是 AI 硬件赛道中稀缺的方法论级创新信号（注：上述为公司在研结果，尚非独立第三方基准，宜作为方向性观察）。
原创文章，作者：陈默，如若转载，请注明出处：https://www.chenmo.net/416.html
